Thermal Cycle Test of a Flip-Chip Device
Application ID: 131051
Flip-chip (FC) is one of the advanced forms of semiconductor device packaging that is widely used in today's semiconductor packages for its capability to minimize packaging size while enhancing electrical interconnection density and transmission performance. In FC devices, the active side of the chip is placed face down and the chip is bonded directly to the substrate or other carrier via bumps. Due to self-heating or environmental factors, the devices suffer repeated temperature changes during operation, which affects their lifetime. Therefore, the structural reliability of FC devices under temperature cycling conditions is one of the key concerns in package design and test phases, which can be predicted and evaluated by simulation.
In this model, the stress distribution in the chip, bumps, underfill and other regions as well as the overall warpage are analyzed for a FC device during thermal cycling test. The viscoplasticity of solder bumps is considered and the accumulation of viscoplastic strain in solder bumps is calculated. Based on these results, the damage and failure of package structures can be further studied, for example, the thermal fatigue of bumps.
この model の例は, 通常次の製品を使用して構築されるこのタイプのアプリケーションを示しています.
ただし, これを完全に定義およびモデル化するには, 追加の製品が必要になる場合があります. さらに, この例は, 次の製品の組み合わせのコンポーネントを使用して定義およびモデル化することもできます.
アプリケーションのモデリングに必要な COMSOL® 製品の組み合わせは, 境界条件, 材料特性, フィジックスインターフェース, パーツライブラリなど, いくつかの要因によって異なります. 特定の機能が複数の製品に共通している場合もあります. お客様のモデリングニーズに適した製品の組み合わせを決定するために, 製品仕様一覧 を確認し, 無償のトライアルライセンスをご利用ください. COMSOL セールスおよびサポートチームでは, この件に関するご質問にお答えしています.
